// 模块作用：根据输入信号div_n_w决定是否分频，低电平为分频。
`default_nettype none

module sel_clk_div_m #(
    parameter [31:0] DIV_CP_I = 2
) (
    input rst_w_ni,
    input clk_w_i,
    input div_w_ni,

    output clk_w_o
);
    wire div_out_w_l;

    clk_even_div_m #(
        .DIV_DIV_2_CP_I(DIV_CP_I / 2)
    ) clk_div_i_l (
        .rst_w_ni(rst_w_ni),
        .clk_w_i (clk_w_i),
        .clk_w_o (div_out_w_l)
    );

    assign clk_w_o = (div_w_ni == 0) ? div_out_w_l : clk_w_i;
endmodule
